Puertos: Expansion Vic20

Conector de borde hembra de 44 contactos.

Pin #	Nombre	Descripción
A	GND	Tierra
B-F	CA0-CA4	Bus de direcciones bits 0 a 4
H	CA5	Bus de direcciones bit 5
J-N	CA6-CA10	Bus de direcciones bits 6 a 10
P	CA11	Bus de direcciones bit 11
R-S	CA12-CA13	Bus de direcciones bits 12 y 13
T	I/O 2	Bloque decodificado de I/O 2 empezando en $9130
U	I/O 3	Bloque decodificado de I/O 3 empezando en $9140
V	Sø2	Fase 2 del reloj del sistema
W	-NMI	Non Maskable Interrupt. Cuando va a 0, la CPU carga el PC con el valor contenido en $fffa / $fffb despues de procesar el comando actual.
X	-RESET	RESET. Cuando se pone a 0 esta linea, la CPU se resetea y espera una transición bajo-alto para ejecutar la rutina de reset en $fffc/fffd.
Y	n/c	No conectado
Z	GND	Tierra
1	GND	Tierra
2-9	CD0-CD7	Bus de Datos bits 0 a 7
10	-BLK 1	BLK 1 (Locaciones de memoria $2000-$3fff)
11	-BLK 2	BLK 2 (Locaciones de memoria $4000-$5fff)
12	-BLK 3	BLK 3 (Locaciones de memoria $6000-$7fff)
13	-BLK 5	BLK 5 (Locaciones de memoria $a000-$bfff)
14	RAM 1	RAM 1 (Locaciones de memoria $0400-$07ff)
15	RAM 2	RAM 2 (Locaciones de memoria $0800-$0bff)
16	RAM 3	RAM 3 (Locaciones de memoria $0c00-$0fff)
17	V R/-W	Lectura(1)/Escritura(0) del chip VIC
18	C R/-W	Lectura(1)/Escritura(0) del procesador
19	-IRQ	Interrupt ReQuest. Cuando pasa a estado bajo, la CPU carga en el PC el contenido de las direcciones $fffe/ffff despues de procesar la instrucción actual. Esto sucede cuando las interrupciones esta activadas (bit 2 en el registro de stado = 0). La señal de IRQ debe ser mantenida hasta que la CPU testee esta linea, un pulso corto no es suficiente.
20	n/c	No conectado
21	+5V	+5Vcc
22	GND	Tierra

Referencias
	Pin de entrada
	Pin de salida
	Pin de entrada/salida
	Otros Pines